

高出力インパルス電磁波を用いた物体の インピーダンス測定に関する研究Ⅲ

井 尻 和 夫^{1*}
黒 川 悟^{2*}
安 達 雅 浩^{3*}
大 東 卓 央^{4*}

[要　　旨]

物体内部のクラックや巣を検査するためのアコースティックエミッション測定共に、地中探査レーダーでは、インパルス電磁波を併用した低コストの探査装置の開発が求められている。

本試作研究では、これまでにcm単位の位置分解能を可能にするにはパルス幅:100~500pS のインパルス電磁波を発生させる必要があるが判ったので、これを実現する小型で低コストのインパルス電圧発生ユニットを試作開発を行った。

1. 緒　　言

物体内部のクラックや巣を検査するためのアコースティックエミッション測定装置は実用化されているが、低コスト化が課題となっている。

これまでに、地中探査レーダーに必要な高出力インパルス電磁波を発生させる波高値4000V、パルス幅:8nS、消費電力20W のユニットと、放射指向性が高いアンテナの原型となる試作したが、放電回路にパワーMOSアレイスイッチを採用したために装置が大型化し、実用化に向けた小型・省電力化が課題となっていた。

本年度の試作研究では、パルス幅が数nS の高出力インパルス電磁波を発生できるインパルス電圧発生ユニットの回路構成について検討した。

試作ユニットは、ターンオンタイム:2nS、最

高動作電圧:1000V のRFパワーMOSFETを高電圧高速スイッチとして用いてステップパルス電圧を発生させ、この微分波を出力として取り出すことによって、数nS の高出力インパルス電圧を発生する回路構成とした。改良試作をしたユニットの特性評価を行った結果について報告する。

2. 実験方法

2. 1 試作ユニットの仕様

今回試作したインパルス電圧発生ユニットは、これまでに試作してきたパワーMOSアレイスイッチ素子を主回路の放電スイッチに使用した、パルス幅:8nS、波高値:4000V の高速・高電圧インパルス発生ユニットを原型とし、大幅な小型化・低コスト化を図るため、使用目的から見て必要最小限の仕様とすることにした。試作ユニットの性能仕様を表1に示す。

2. 2 試作ユニットの設計

試作ユニットの回路は、原型とした主回路に用

1 *:研究開発課 専門員

2 *:研究開発課 主任

3 *:研究開発課 技師

4 *:研究開発課 主任研究員

表1 試作ユニットの性能仕様

項目	目標性能
インパルス電圧	0~1000V (連続可変)
パルス幅	10nS
パルス立ち上り時間	5nS
繰り返し周期	1mS
消費電力	2W 以下

表2 RFパワーMOSFETの仕様

Symbol	Test Conditions	Characteristic Values		
		min.	typ.	max.
R _G			0.3	Ω
C _{iss}	V _{GS} =0V, V _{DS} =0.8V _{DSS(max)}	1800	pF	
C _{oss}	f=1MHz	100	pF	
C _{rss}		30	pF	
T _{d(on)}	V _{GS} =15V, V _{DS} =0.8V _{DSS}	3	ns	
T _{on}	I _D =0.5I _{DM}	2	ns	
T _{d(off)}	R _G =0.2 Ω (External)	4	ns	
T _{off}		5	ns	
Q _{eff(on)}	V _{GS} =10V, V _{DS} =0.5V _{DSS}	50	nC	
Q _{gs}	I _D =0.5I _{DS5}	20	nC	
Q _{gd}		30	nC	

いた大型パワーMOSアレイスイッチ素子を表2に示す小型RFパワーMOSFETに置き換え、小型・低コスト化を実現できる回路構成とした。

昨年度の試作では、主回路に500VのRFパワーMOSFETを用いたCR放電回路で、立ち上がり時間：5nS、半値幅：50nSの三角波を発生させた後、放電抵抗に並列に挿入した短絡型スタブによって4nSの遅延時間と有する逆三角波を生成し、放電電圧の波尾を相殺することによって10nSのインパルス電圧を生成するように設計した。

今回の試作回路では、50Ωの放電抵抗と短絡スタブを使用せず、RFパワーMOSFETが有するドレインソース間容量：100pFと、オン抵抗：2Ωを利用してCR放電回路を構成し、パルスの繰り返し周期を1mSとして2W程度にまで平均消費電力を抑制できるようにした。試作設計したインパルス電圧発生回路を図1に示す。




図1 インパルス電圧発生回路

放電回路に供給する高圧電源には、前回の試作回路で使用したコッククロフト・ウォルトン昇圧回路を内蔵した小型昇圧電源を採用することにした。

3. 実験結果及び考察

3. 1 試作実験の結果

試作ユニットは、写真1に示すように、W×D×H = 7×14×3 (cm) の小型形状を実現した。試作ユニットの性能は、波高値：300Vのインパルス電圧出力をストレージスコープを用いて観測した波形から評価することにした。写真2にインパルス電圧発生評価試験の試験配置を示す。

図2aに、波高値：600V、パルス立ち上がり時間：5nS、パルス幅：10μSのステップパルスの発生波形を示す。図2bは、パルス立ち上がり部を拡大した波形である。図3は、ステップパルスを100pFのコンデンサによる微分回路を介して出力したインパルス電圧波形である。

観測した電圧波形は、波高値：300V、パルス立ち上がり時間：5nS、パルス幅：約10nSを実現したことを示している。

さらに、500pSのパルス立ち上りを実現するため、RFパワーMOSFETのソースGND間にト




写真1 試作したインパルス発生ユニット

リガーギャップやアレスターなどの放電素子と高圧アバランシェダイオードを付加する方法について検討した結果、前者ではスイッチング電圧が不安定でスイッチングジッタも大きく、後者は電極間容量が大きいなどの理由から高電圧インパルス放電スイッチとしては利用できないことが判った。

3. 2 実験結果の考察

① 回路構成の確定

地中探査に必要な、高速高電圧インパルスを発生させるユニットについては、初期の目標とした電圧波形を実現する回路構成を確定できた。

② 近接物の反射波の計測

放射パルスの幅と地表近傍からの反射波との時




写真2 インパルス電圧発生評価試験の試験配置

間差に起因した問題を、500pS のパルス幅を実現することで解決しようと試みたが、10nS のパルス幅の実現にとどまった。これについては、反射波の解析に有効な信号処理の方法を検討していく必要がある。

③ パワースイッチ回路

高電圧高速スイッチング機能を有するトリガーギャップや低電圧駆動アレスター、高電圧駆動ツェナダイオードで回路を試作検討したが、いずれのスイッチ回路も目標としたスイッチング特性が得られなかった。

④ 試作した速高電圧インパルス発生回路の用途

地中探査用レーザをはじめ、インパルス電圧を信号源とするネットワークテスターにも利用がで




図2 a ステップ電圧波形




図2 b ステップ電圧の立ち上がり波形




図3 インパルス電圧波形の観測結果

きる。また、電子機器のインパルス性イミュニティ試験の応答解析用信号源としても利用できる。

4. 結 言

本年度の試作では、C R放電回路に短絡型スタブを付加してインパルス電圧を生成するこれまでの方法より、さらに簡略化した方法として検討したR FパワーMOSFETが有するドレインーソー

ス間容量: 100pFと、オン抵抗: 2Ωを利用してC R放電回路を構成する方法の有効性の検証と、パルス発生の繰り返し周期を 1mS に設定して平均消費電力を 2W 程度にまで抑制することによって大幅な小型化を実現し、初期の目標とした電圧波形を生成する回路構成を確定できた。

地中探査レーザに置ける電磁界放射パルスの幅と地表近傍からの反射波との時間差に起因した問題を、500pS のパルス幅を実現することで解決しようと試みたが、10nS のパルス幅の実現にとどまった。これについては、反射波の解析に有効な信号処理の方法を検討して行く必要がある。

試作した高速高電圧インパルス発生回路は、地中探査用レーザをはじめ、インパルス電圧を信号源とする簡易型ネットワークテスターや、インパルス性イミュニティ試験の応答解析用信号源としても利用が可能であり、これらの装置の実用化の検討を進めて行く予定である。